Features: Bietet low-cost, high-efficiency, flexible Xilinx und Altera FPGA digitalen Logikschaltung Design-Umgebung verwendet, Hardware Description Language (HDL), Stromkreis Grafik, Status fließen, Gruppe Reihe von Daten und Programm, um vollständige digitale Logikschaltung FPGA Design bearbeiten I / O-Pin kann absichtlich so eingerichtet werden, um komplexe Schaltungsentwurf, Simulation und Bewertung in wenigen Minuten komplette Bietet PLCC-Steckplatz für die Programmierung in EPROM und direkten Download auf FPGA wenn powered-on Uses-Print-Anschluss zum Herunterladen der Daten LED zeigt an, 3,3 V, 2,5 V Strom-und Daten-Download-Taste, um eindeutige Daten, die ohne lästiges neu starten Computer bietet zwei Oszillatoren Hardware Reset abgeschlossen: Chipsatz: Altera ACEX1K EP1K100 (1) Stellt 100.000 Tor Layout (2) Maximal 49.152 Bit Speicher (3) 147 I / O-(4-polig) Pin-SOIC-Paket 208 EPROM-Chip: ALTERA EPC2LC20 Oscillator: 10MHz, 40MHz Leistung: 5 V DC Eingang, Ausgang DC3.3V und DC2.5V Alle Chipsatz IO Pin kann willentlich Kontrolle Strasse Schaltungsteile: ALTERA ACEX EP1K100 (mit EPC2) JTAG Download-Kabel DC5V Power beliefern
Funktionen, wie eine schnelle, hoch effiziente, kostengünstige wirksames Instrument zu lernen, Xilinx und Altera FPGA-Umgebungen? C`s hardware description language? Bcircuits und Status Zeichnung zum
Funktionen, wie eine schnelle, hoch effiziente, kostengünstige wirksames Instrument zu lernen, Xilinx und Altera FPGA-Umgebungen? C`s hardware description language? Bcircuits und Status Zeichnung zum
Funktionen, wie eine schnelle, hoch effiziente, kostengünstige wirksames Instrument zu lernen, Xilinx und Altera FPGA-Umgebungen? C`s hardware description language? Bcircuits und Status Zeichnung zum
Hilfe
Zu Favoriten 
Dem Warenkorb hinzugefügte Favoriten
